東京エレクトロン、ＴＳＶ用シリコン深堀エッチング装置「Ｔａｃｔｒａｓ　ＦＡＶＩＡＳ」など販売

東京エレクトロン、３次元積層技術の実用化を加速、新製品を投入


　東京エレクトロン株式会社（東京都港区、社長：竹中博司）は、３次元積層技術の実用化の加速を目指し、ＴＳＶ（※１）用シリコン深堀エッチング、ポリイミド（※２）成膜、ウェーハボンディング（仮貼り合わせ・接合）／デボンディング（剥離）の分野で５つの新製品を投入することをお知らせいたします。

　近年、スマートフォンやタブレットＰＣなどの普及により、半導体はさらなる小型化や高機能化、省エネ化が求められています。そのため、半導体製造においては、微細化とならんで、それらの要求を可能にする、複数の半導体を縦方向に積み重ねる半導体３次元積層技術が注目されています。東京エレクトロンは、半導体３次元積層技術の中核となるＴＳＶに注力しており、これまでＴＳＶ用シリコン深掘エッチング装置を販売してきました。

　このたび、ＴＳＶ用シリコン深堀エッチング装置では、Ｔａｃｔｒａｓ（ＴＭ）　ＵＤの後継機として「Ｔａｃｔｒａｓ（ＴＭ）　ＦＡＶＩＡＳ」の販売を開始するとともに、新たに、蒸着重合技術を用いたポリイミド成膜装置「ＴＥＬＩＮＤＹ　ＰＬＵＳ（ＴＭ）　ＶＤＰ」、ウェーハボンディング／デボンディング装置「Ｓｙｎａｐｓｅ（ＴＭ）」シリーズ（３機種）を発売しＴＳＶへの取り組みを強化します。

　３次元積層デバイスの実現に向けては、量産コストが一つの大きな壁と言われていましたが、東京エレクトロンはコストに対するさらなるソリューションを提供していきます。


【新装置のご紹介】

・ＴＳＶ用シリコン深堀エッチング装置　Ｔａｃｔｒａｓ（ＴＭ）　ＦＡＶＩＡＳ
　Ｔａｃｔｒａｓ　ＦＡＶＩＡＳは、プラズマ密度を上げることによって、これまでデポジッションとエッチングを繰り返さないエッチングで課題となっていたマスク選択比を改善し、エッチングレートを従来の１０ｕｍ／ｍｉｎから１５ｕｍ／ｍｉｎとすることに成功しました。これにより３次元積層のための加工コストを約３０％削減することができます。

・ポリイミド成膜装置　ＴＥＬＩＮＤＹ　ＰＬＵＳ（ＴＭ）　ＶＤＰ
　半導体３次元積層の要であるＴＳＶ形成の大きな課題の一つとして、低温でステップカバレッジ（※３）が高い絶縁膜の成膜が困難であることがあげられていました。ＴＥＬＩＮＤＹ　ＰＬＵＳ　ＶＤＰは、東京エレクトロンが長年研究を重ねてきた蒸着重合の技術を用いることでこの課題を解決し、従来の温度より低い２００度で、ステップカバレッジ１００％のポリイミドをアスペクト比（※４）１０のＴＳＶのビア側壁の絶縁膜として成膜することに成功しました。

　また、他の課題として、膜のストレス（応力）による薄化されたウェーハの反りがあります。半導体３次元積層では、配線距離を短くするためにウェーハ自体を極めて薄くする必要がありますが、薄化されたウェーハが膜のストレスによって反る問題が発生していました。東京エレクトロンの蒸着重合技術で成膜されるポリイミドは、従来の膜に比べて応力をおよそ１０分の１に抑えられるため、この問題を軽減することができます。

・ウェーハボンディング／デボンディング装置　Ｓｙｎａｐｓｅ（ＴＭ）シリーズ
　半導体３次元積層技術の中核となるＴＳＶは、急速に量産技術が確立されつつあり、ウェーハ同士を仮貼り合わせ／剥離するプロセスはその必須プロセスです。また、デジタルカメラなどへの搭載で注目を集めている裏面照射型ＣＭＯＳイメージセンサーでは、ウェーハ永久接合プロセスがすでに採用されています。ウェーハボンディング／デボンディング装置Ｓｙｎａｐｓｅシリーズは、３次元積層技術を用いた半導体の量産ラインに最適化された装置です。

「Ｓｙｎａｐｓｅ（ＴＭ）」シリーズ
　Ｓｙｎａｐｓｅ（ＴＭ）Ｖ　専用材料を使用してウェーハ同士を仮貼り合わせする装置
　Ｓｙｎａｐｓｅ（ＴＭ）Ｚ　仮貼り合わせされたウェーハを剥離する装置
　Ｓｙｎａｐｓｅ（ＴＭ）Ｓ　専用材料なしにウェーハ同士を永久接合する装置


　（※１）Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ：シリコン貫通電極
　（※２）イミド結合を含む高分子の総称。電子回路の絶縁材料として用いられる
　（※３）基板表面に成膜したときの、段差部の皮膜状態を示す指標
　　　　　ステップカバレッジ（％）＝段差部の膜厚／平坦部の膜厚×１００
　（※４）ウェーハ上に形成されたパターンの深さと幅の比