ルネサスエレクトロニクス、「Advanced　LP　SRAM」の１６M／３２Mビット製品を発売

Full　CMOS型メモリセルに比べて５００倍以上のソフトエラー耐性を持つ、Advanced　Low　Power　SRAMの１６M／３２Mビット製品を発売
〜待機時電流も当社従来製品比１／２以下に低減し、バックアップ電池の長寿命化に貢献〜

　※製品画像は添付の関連資料を参照

　ルネサス　エレクトロニクス株式会社（代表取締役会長兼CEO：遠藤　隆雄、以下ルネサス）は、低消費電力SRAMの主力製品であるAdvanced　Low　Power　SRAM（以下Advanced　LP　SRAM）において、このたび１１０nm（ナノメートル）プロセスを採用した１６M（メガ）ビット品「RMLV１６１６Aシリーズ」と３２Mビット品「RMWV３２１６Aシリーズ」を開発し、合計４品種のサンプル出荷を本年９月から順次開始します。
　既に、１１０nmプロセスを採用した４Mビット品と８Mビット品の量産を開始しており、今回発売する製品は１６Mビット品と３２Mビット品になります。新製品のサンプル価格は、１６Mビット品は１，８００円／個（税別）、３２Mビット品は３，４００円／個（税別）となっており、本年１０月から順次量産を開始して参ります。

　昨今、ユーザシステムの信頼性の向上を実現するうえで、システムプログラムや課金データなどの重要情報が格納されるSRAMへの高信頼性が求められており、特にアルファ線や宇宙線中性子線によって引き起こされるソフトエラー（注１）への対策が重視されています。一般的なソフトエラー対策としては、発生したソフトエラーをSRAMやユーザシステム内部に組み込んだECC（Error　Correcting　Code）回路で訂正する方法がありますが、ECCの性能によっては複数ビットのエラーを訂正できないなど、エラー訂正に限界が生じます。そこで、ルネサスのAdvanced　LP　SRAMは、（１）メモリセルに独自のAdvanced　LP　SRAM技術を採用しており、一般的なFull　CMOS型メモリセル（注２）に比べ５００倍以上（注３）のソフトエラー耐性を保有しております。そのため、民生、OA、通信分野などの多様な機器に加え、高い信頼性を必要とするFA機器、計測器、スマートグリッド関連機器などの産業機器にも使用可能です。
　また、（２）今回の新製品では、待機時（スタンバイ）電流を、当社従来製品比（注４）で１／２以下に低減しており、バックアップ電池の長寿命化に貢献します。


　新製品の主な特長は以下のとおりです。

（１）独自のAdvanced　LP　SRAM技術により高信頼性を実現
　ルネサスのAdvanced　LP　SRAMは、メモリセルの記憶ノード（注５）にスタックトキャパシタ（注６）を付加することで、ソフトエラーの発生そのものを抑制する構造的対策を講じており、実質ソフトエラーフリー（注７）を実現しています。さらに、SRAMセルのロードトランジスタ（Pチャネル）をポリシリコンTFT（注８）で形成し、シリコン基板上に形成されたNチャネルMOSトランジスタの上層に積層されるため、下地のシリコン基板上にはNチャネルMOSトランジスタのみで形成されています。これによりメモリ領域内では寄生サイリスタ構造は存在せず、原理的にラッチアップ（注９）が発生しない構造となっております。
　これらにより、FA機器、計測器、スマートグリッド関連機器などの高い信頼性を必要とする産業関連機器に使用できます。

（２）待機時電流を１／２以下に低減したため、バックアップ電池の長寿命化を実現
　新製品の待機時（スタンバイ）電流は、１６Mビット品が０．５μA（マイクロアンペア）（Typical）（注１０）、３２Mビット品が１μA（Typical）（注１０）と非常に小さく、当社従来製品比で待機時電流を１／２以下に低減した低消費電力SRAMです。これにより、バックアップ電池の長寿命化を実現します。さらに、データ保持時の最小電源電圧が１．５Vと、当社従来品の２．０Vより低電圧のため、バッテリでデータを保持するユーザシステムの設計容易化に貢献します。

（３）パッケージラインアップ
　１６Mビット品「RMLV１６１６Aシリーズ」は４８ball　FBGA、４８pin　TSOP（I）、５２pin　μTSOP（II）の計３パッケージをラインアップしており、用途に応じてパッケージを選択可能です。また、３２Mビット品「RMWV３２１６Aシリーズ」は４８ball　FBGAパッケージをリリース致します。


　ルネサスは今後、新製品となる１１０nmプロセス１６Mビット、３２MビットAdvanced　LP　SRAM製品の積極的な拡販活動を行うとともに、高信頼性製品として実績のある２５６Kビットから６４Mビットまでの各容量SRAMラインアップの安定生産・安定供給を継続してまいります。


　新製品の主な仕様については別紙をご参照ください。

　※別紙は添付の関連資料を参照


　＞製品情報はこちら
　http://japan.renesas.com/products/memory/low_power_sram/index.jsp


以上


　（注１）ソフトエラー：
　　シリコン基板に外部からアルファ線や中性子線が入射した時、基板中で発生した電荷によりメモリの情報が失われる現象。半導体素子の物理的な故障などの再現性のあるハードエラーとは異なり、システム側でデータを再書込みすれば元に戻すことができる再現性の無いエラー。一般に、プロセスが微細化されるとソフトエラーの発生率は増加する。

　（注２）Full　CMOS型メモリセル：
　　シリコン基板の同一面上にPチャネルMOSトランジスタとNチャネルMOSトランジスタの計６素子を有するSRAMメモリセル構造。面積が大きく、ラッチアップ（注９）のリスクもある。

　（注３）当社システムソフトエラー評価に基づく

　（注４）１５０nmプロセス：R１LV１６１６Rシリーズ、R１WV３２１６Rシリーズ

　（注５）記憶ノード：
　　メモリセル内部で、情報を“High”又は“Low”の電位として記憶しているフリップフロップの回路節点。

　（注６）スタックトキャパシタ：
　　二電極をポリシリコンや金属で形成したキャパシタ。シリコン基板上のMOSトランジスタ上層に形成される。

　（注７）ルネサスでは、Advanced　LP　SRAMのシステムソフトエラー評価を、ユーザの使用環境に近い条件で１年以上かけて実施し、エラーが一切発生していないことを確認している。評価結果はこちらを参照ください。

　（注８）TFT（Thin　Film　Transistor）：
　　薄膜ポリシリコンで形成したトランジスタ。SRAMのロードトランジスタとしてシリコン基板上のMOSトランジスタ上層に形成される。

　（注９）ラッチアップ：
　　CMOSトランジスタのウェル、Si基板、P型拡散層、N型拡散層により形成されるNPN、PNP構造（寄生バイポーラトランジスタ）が、電源や入力端子からの過電圧によりオン状態となり、電源と接地の間に大電流が流れる現象。

　（注１０）電源電圧３．０V、周囲温度２５℃における参考値


　＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。