東芝、６４層積層プロセスを用いた３次元フラッシュメモリーをサンプル出荷開始

世界初、６４層積層プロセスを用いた３次元フラッシュメモリ「BiCS　FLASH(TM)」のサンプル出荷について

　※製品画像は添付の関連資料を参照

　当社は、３次元フラッシュメモリ「BiCS　FLASHTM」（注１）の６４層積層プロセスを開発し、本日から世界で初めて（注２）サンプル出荷を順次開始します。本製品は、２５６ギガビット（３２ギガバイト）の３ビット／セル（TLC）で、２０１７年前半の量産開始を予定しており、データセンター向けエンタープライズSSDやPC向けSSD、スマートフォン、タブレット、メモリカードなどを中心に市場のニーズに合わせて展開していきます。今後、６４層積層プロセスを用いた５１２ギガビット（６４ギガバイト）のBiCS　FLASHTMの製品化も計画しています。

　本製品は、回路技術やプロセスを最適化することでチップサイズを小型化し、４８層積層プロセスを用いたBiCS　FLASHTMと比べて単位面積あたりのメモリ容量を約１．４倍に大容量化しました。また、チップサイズの小型化により１枚のシリコンウェハーから生産されるメモリ容量を増やし、ビットあたりのコスト削減を実現しています。

　当社は、２００７年に３次元積層構造を用いたフラッシュメモリを世界で初めて公表（注３）しており、今後も継続して求められるメモリの大容量化、小型化など多様な市場のニーズに応えるためフラッシュメモリの３次元積層構造化を進めていきます。

　なお、本製品は、２０１６年７月に竣工した当社四日市工場の新・第２製造棟で製造する予定です。

　注１　従来のシリコン平面上にフラッシュメモリ素子を並べたNAND構造ではなく、シリコン平面から垂直方向にフラッシュメモリ素子を積み上げ、素子密度を大幅に向上した構造。

　注２　２０１６年７月２７日時点当社調べ。

　注３　２００７年６月１２日当社発表資料。

　＊BiCS　FLASHTMは、株式会社東芝の商標です。