アナログ・デバイセズ、クロック・ジッタ・アッテネータ「HMC７０４４」を発表

アナログ・デバイセズ、基地局設計におけるJESD２０４Bシリアル・インターフェースの
機能を最適化するクロック・ジッタ・アッテネータ「HMC７０４４」を発表


　アナログ・デバイセズ社（NASDAQ：ADI）は本日、基地局の設計において使用される高速データ・コンバータおよびFPGA（フィールド・プログラマブル・ゲート・アレイ）接続向けJESD２０４Bシリアル・インターフェース規格をサポートする、高性能クロック・ジッタ・アッテネータ「HMC７０４４」を発表しました。JESD２０４Bインターフェースは高データレート・システムの設計ニーズに対応するために特別に開発された規格です。３．２GHzのHMC７０４４クロック・ジッタ・アッテネータは、このJESD２０４B規格のユニークな機能をサポートし、強化する機能を内蔵しています。５０fsのジッタ性能を実現することにより、高速データ・コンバータのS／N比およびダイナミック・レンジを改善します。さらに、１４個のローノイズでコンフィギュレーション可能な出力を提供し、様々なコンポーネントをインターフェースする上での柔軟性を実現します。HMC７０４４の広範囲のクロック・マネジメントと配分機能により、基地局の設計者は単一のデバイスで全クロック設計を構築することが可能になります。

　基地局アプリケーションには、FPGAと連携させるデータ・フレームを要求する、多くのシリアルJESD２０４Bデータ・コンバータ・チャンネルが含まれています。HMC７０４４クロック・ジッタ・アッテネータは、データ・コンバータ・システムにおいて、ソース同期で調節可能なサンプルおよびフレーム・アラインメント（SYSREF）クロックを生成することにより、JESD２０４Bシステム設計を簡素化します。HMC７０４４は、２個のフェーズ・ロック・ループ（PLL）と、相互にオーバーラップした２個のオンチップ電圧制御発振器（VCO）を特長としています。２個のPLLのうち、一方のPLLは、ローノイズの電圧制御クロック発振器（VCXO）を比較的ノイズの多いリファレンスにロックします。もう一方のPLLは、VCXO信号をVCO周波数まで高めるとともに、ノイズが入って来ることを防ぎます。HMC７０４４のアーキテクチャは、携帯電話インフラストラクチャ用JESD２０４Bクロック生成やワイヤレス・インフラストラクチャ、データ・コンバータのクロッキング、マイクロ波ベースバンド・カード、その他の高速通信アプリケーション向けに低い位相ノイズで、かつ全体としてジッタの少ない優れた性能を提供します。


■HMC７０４４クロック・ジッタ・アッテネータの主な特長
　・JEDEC　JESD２０４Bをサポート
　・超低RMSジッタ：５０fs（１２KHz〜２０　MHz、Typ）
　・ノイズ・フロア：−１６２dBc／Hz＠２４５．７６MHz
　・低い位相ノイズ：＜−１４２dBc／Hz＠出力周波数８００kHz〜９８３．０４MHz
　・PLL２から最高１４デバイスの差動クロックを生成
　・外部VCO入力は最高５GHzまでサポート
　・オンボード・レギュレータが優れたPSRRを提供


■価格と供給について
　製品：HMC７０４４
　サンプル出荷：出荷中
　量産出荷：Q４１５
　１，０００個受注時の単価：１２．７５ドル
　パッケージ：６８ピン　１０mm×１０mm　LFCSPパッケージ
　（米国における販売価格）


【詳細情報】
　●HMC７０４４
　http://www.analog.com/jp/HMC7044


　※参考画像は添付の関連資料を参照


＜アナログ・デバイセズについて＞
　アナログ・デバイセズは、半導体製品とソリューションを提供しています。１９６５年に設立され、世界をリードする信号処理技術で「アナログとデジタル」「夢と現実」との懸け橋を担ってきました。
　５０周年という節目を迎え、「想像を超える可能性を（http://www.analog.com/jp/landing-pages/001/ahead-of-whats-possible.html）」という新たなスローガンを掲げ、イノベーションを加速し、ブレークスルーを生むソリューションをお客様と共に切り拓いていきます。
　http://www.analog.com/jp