米メンター・グラフィックス、富士通セミコンダクターの解析ツール評価で歩留まり解析の迅速化など確認

メンター・グラフィックスのＴｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔ、
富士通セミコンダクターによる評価にてＩＣの故障／歩留まり解析の迅速化を確認


　メンター・グラフィックス・コーポレーション（本社：　米国オレゴン州、以下メンター・グラフィックス）は、富士通セミコンダクター株式会社（本社：横浜市港北区、以下富士通セミコンダクター）においてメンター・グラフィックスの診断ドリブン歩留まり解析ツールＴｅｓｓｅｎｔ（ＴＭ）　ＹｉｅｌｄＩｎｓｉｇｈｔ（Ｒ）を評価した結果、ＩＣ歩留まり低下の原因を突き止めるまでのサイクルタイムを効果的に短縮できる可能性を確認しました。　Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔは、製造テストの結果とデザインの物理的情報を相関して歩留まり低下のメカニズムを短時間で絞り込むツールで、製造プロセスの細部に関する知識は必要としません。これにより、量産立ち上げの期間短縮、歩留まり低下の問題のすばやい解決、歩留まり成熟度の向上が期待でき、収益性の向上、故障率（ＤＭＰ）の低下、顧客満足度の向上が期待できます。

　「メンター・グラフィックスの歩留まり解析技術を、６５ｎｍプロセスで製造した１５００万ゲートのデザインで評価しました。メンター・グラフィックスのＴｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔを、同じくメンター・グラフィックスのＴｅｓｓｅｎｔ　ＴｅｓｔＫｏｍｐｒｅｓｓ（Ｒ）　ＡＴＰＧ製品と合わせて評価した結果、いくつかのＩＣ上の故障の物理的な位置を短時間で正確に特定できて効果的であることが分かりました。Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔの直感的なＧＵＩは従来の歩留まり解析手法とも一貫性があり、製品エンジニアがより効果的に歩留まりの問題を特定し、システマティック欠陥の原因を突き止められる可能性が高くなりました。」富士通セミコンダクター株式会社　デバイス技術統括部　プロダクト技術部　プロジェクト課長の藤見孝弘氏は上記のように述べています。

　「Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔは、Ｔｉｍｅ−ｔｏ−Ｍａｒｋｅｔと製造コストのＩＣ製品の収益性を決定する２つの重要な課題に対処できる意味で非常に魅力的な新技術です。この製品は、歩留まりの問題を短時間で解決して新製品の量産立ち上げまでの期間を短縮し、量産中の製品の歩留まり成熟度を高めるといった目的でご使用いただけます。Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔは、お客様の製造フローに存在する既存のテストデータをこれまでにない形で利用できる点に革新性があります。」メンター・グラフィックス、Ｄｅｓｉｇｎ−ｔｏ−Ｓｉｌｉｃｏｎ　Ｄｉｖｉｓｉｏｎ、Ｖｉｃｅ　Ｐｒｅｓｉｄｅｎｔ　ａｎｄ　Ｇｅｎｅｒａｌ　Ｍａｎａｇｅｒ、Ｊｏｓｅｐｈ　Ｓａｗｉｃｋｉは上記のように述べています。


＜Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔについて＞
　メンター・グラフィックスのＴｅｓｓｅｎｔソリューションは、スキャンテストによる故障データの収集から診断までを自動化するＴｅｓｓｅｎｔ　Ｄｉａｇｎｏｓｉｓと高度な統計的解析とデータ・マイニング機能を備えたＴｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔで構成されます。Ｔｅｓｓｅｎｔ　ＹｉｅｌｄＩｎｓｉｇｈｔは、設計情報を徹底的に利用する解析手法により、従来の製造装置からの情報を中心とした歩留まり解析システムを補完します。故障診断ツールとの一貫性を保ちながら、不良ダイの選択およびフィルタリング、同様の理由で不良となっているダイのグループ化、これらのグループの様々な特徴を解析することによるシステマティックな歩留まり低下メカニズムの識別と特定をサポートします。

＜メンター・グラフィックスについて＞
　メンター・グラフィックスは、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ　リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お　よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、ＥＤＡベンダとして唯一組込みソフ　トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

　シリコンテストおよび歩留まり解析についてhttp://www.mentorg.co.jp/products/silicon-yield/index.html