ソニー、スマホ向け積層型CMOSイメージセンサーの生産能力増強で約４５０億円追加投資

積層型CMOSイメージセンサーの生産能力を更に増強
〜イメージセンサーの総生産能力を約８７，０００枚／月へ拡大し、スマートフォンへの供給体制を強化〜


　ソニー株式会社（以下、ソニー）は、ソニーセミコンダクタ株式会社（以下、ソニーセミコンダクタ）において、積層型CMOSイメージセンサー（※１）の生産能力増強を目的とした設備投資を２０１５年度に実施します。

　今回の設備投資は、長崎テクノロジーセンター（以下、長崎テック）と山形テクノロジーセンター（以下、山形テック）において実施され、主に積層型CMOSイメージセンサーに関するマスター工程と重ね合わせ工程以降（※２）の製造設備の増強に充てられます。

　本年２月に発表した設備投資（※３）や今回の追加設備投資などにより、ソニーのイメージセンサーの総生産能力は、現在の約６０，０００枚／月から２０１６年９月末時点で約８７，０００枚／月まで増強されます。（※４）
　今回の設備投資の総額は約４５０億円を見込んでおり、その内訳は長崎テックに約２４０億円と山形テックに約２１０億円です。

　積層型CMOSイメージセンサーは、高画質化と高機能化、小型化を実現できるため、スマートフォンやタブレットなど拡大するモバイル機器市場において、今後さらなる需要増が見込まれています。
ソニーは、積層型CMOSイメージセンサーの生産能力を増強し、イメージセンサー事業におけるリーディングポジションをさらに強固なものにします。

　※１　裏面照射型CMOSイメージセンサーの支持基板の代わりに信号処理回路が形成された半導体チップを用い、その上に裏面照射型画素が形成された半導体チップを重ね合わせた、積層構造のCMOSイメージセンサーです。
　※２　マスター工程とは、積層型CMOSイメージセンサーのフォトダイオード製造や配線工程などを表します。重ねあわせ工程とは、積層型CMOSイメージセンサーの生産にあたり、裏面照射型画素及び信号処理回路のそれぞれが形成された半導体チップを重ね合わせる工程を表します。
　※３　総額約１，０５０億円を投資して現在の約６０，０００枚／月から２０１６年６月末時点で約８０，０００枚／月まで増強することは、２０１５年２月２日に発表済み。
　※４　総生産能力（３００mmウェーハ枚数ベース）の算出は、一部の製造工程の他社委託分を含めており、また、鹿児島テクノロジーセンター及び長崎テクノロジーセンターの２００mmウェーハラインの生産能力分を３００mmウェーハベースで換算しています。

　＊参考画像は添付の関連資料を参照


■設備投資の概要
　・投資目的：積層型CMOSイメージセンサーの需要拡大に対応するための生産能力増強
　・投資場所：ソニーセミコンダクタ株式会社
　　　　　長崎テック（長崎県諫早市）、山形テック（山形県鶴岡市）
　・投資内容：主に積層型CMOSイメージセンサー（マスター工程／重ね合わせ工程以降）の製造設備を増強
　・投資金額：約４５０億円（見込額）
　　＜内訳＞：長崎テック：約２４０億円、山形テック：約２１０億円


　＞ソニーセミコンダクタ株式会社　概要
　http://www.sony-semiconductor.co.jp/company/enkaku
　＞生産拠点一覧
　http://www.sony-semiconductor.co.jp/company/kyoten