パナソニック、Ｓｉ基板に耐圧ブースト構造を有するＧａＮパワートランジスタを開発

ＧａＮパワートランジスタの応用分野をさらに拡大

Ｓｉ基板に耐圧ブースト構造を有するＧａＮパワートランジスタを開発
耐圧３，０００Ｖ以上の実現に目処


※参考画像は、添付の関連資料を参照


【要旨】
　パナソニック株式会社　セミコンダクター社は、シリコン（Ｓｉ）基板上に形成した窒化ガリウム（ＧａＮ）［１］パワートランジスタ［２］の耐圧［３］を、飛躍的に向上させる技術を開発しました。ＧａＮ膜厚で決まる耐圧に加え、Ｓｉ基板の耐圧を利用する構造を新たに導入し、Ｓｉ基板上において耐圧３，０００Ｖ以上の実現に目処をつけました。


【効果】
　本開発により、Ｓｉ基板を用いた場合に、ＧａＮ膜厚で決まる耐圧に制限されていたＧａＮトランジスタの使用電圧範囲を大きく拡大できます。具体的には、産業用インバータや無停電電源等、ＧａＮパワートランジスタの応用分野がさらに拡がるものと期待されます。


【特長】
　本開発のＧａＮトランジスタは、ＧａＮの結晶成長に用いるＳｉ基板表面に新たな高耐圧化構造を採用し、以下の特長を有しています。

　１．Ｓｉ基板とＧａＮ界面でのキャリア閉じ込めによる漏れ電流［４］抑制

　２．ＧａＮ膜厚を増加させることなく高耐圧化を実現
　　　　・ＧａＮ膜厚１．９μｍ時のオフ耐圧２，２００Ｖ：従来同膜厚時の約５倍


【内容】
　本開発は、以下の新規技術開発により実現しました。

　１．Ｓｉ基板上ＧａＮでの耐圧決定メカニズムの解明
　　Ｓｉ基板上ＧａＮパワートランジスタの耐圧は、理想的にはＧａＮ膜厚で決まる耐圧と、Ｓｉ基板の耐圧との和になります。本開発では、Ｓｉ基板の耐圧を阻害する原因がＳｉ基板と、ＧａＮ層の界面に発生するキャリアによる漏れ電流であることを見出しました。

　２．Ｓｉ基板とＧａＮ界面の漏れ電流を抑制する耐圧ブースト（ＢＶＢ）構造［５］
　　Ｓｉ基板表面に選択的にＰ型層を形成し、耐圧低下の原因となる界面の漏れ電流を阻止しました。これにより、Ｓｉ基板の耐圧をＧａＮ層の耐圧に加えることができるため、大幅な耐圧向上が可能になります。これまでに報告のあるＳｉ基板上ＧａＮ膜厚の最高値である９μｍ（＊）を適用した場合には、耐圧３，９４０Ｖの実現が可能となります。耐圧をＧａＮ膜厚当たりの値で表した絶縁破壊電界［６］としては、１．９μｍ時に１，１６０万Ｖ／ｃｍ相当と、ＧａＮの材料限界で決まる３００万Ｖ／ｃｍよりも著しく大きな値を実現できました。

＊２０１０年１２月７日時点当社調べ


【従来例】
　従来のＳｉ基板上ＧａＮトランジスタでは、耐圧はＧａＮの膜厚で決定されていました。
　そのため、耐圧向上に向けてはＧａＮ膜厚の増加が必要ですが、Ｓｉ基板とＧａＮの格子定数および熱膨張係数の差により発生するクラックのため、ＧａＮ膜厚の増加には限界がありました。結果としてＳｉ基板上で１，０００Ｖ以上の耐圧を実現することが困難でした。


【特許】
　国内　９９件、外国　６４件（出願中含む）


【備考】
　本開発は、２０１０年１２月６日〜８日に、米国サンフランシスコで開催のＩＥＤＭ２０１０学会で発表します。この成果は、独立行政法人新エネルギー・産業技術総合開発機構（ＮＥＤＯ）の共同研究業務の結果得られたものです。

【特長の説明】
　１．Ｓｉ基板とＧａＮ界面でのキャリア閉じ込めによる漏れ電流抑制
　　Ｓｉ基板上のＧａＮパワーデバイスでは、Ｓｉが導電性であるため、大きなドレイン電圧を印加した場合に縦方向の電界が支配的となります。理想的には、耐圧はＧａＮの膜厚で決まる耐圧とＳｉ基板の耐圧の和となりますが、実際はＳｉ基板の耐圧をトランジスタの耐圧に加えることができませんでした。本開発では、この原因がＳｉ基板とＧａＮの界面で発生する漏れ電流により、Ｓｉ基板に電圧が印加されていないためであることを新たに見出しました。本開発では、Ｓｉ基板表面にＰ型層を選択的に形成することを考案し、キャリアを界面に閉じ込めることでこの漏れ電流を抑制しました。

　２．ＧａＮ膜厚を増加させることなく高耐圧化を実現
　　Ｓｉ基板とＧａＮ界面での漏れ電流抑制により、Ｓｉ基板の耐圧をＧａＮ層の耐圧に加えることができるため、ＧａＮ膜厚を増加させることなく高耐圧化が実現できます。本開発では、ＧａＮ膜厚１．９μｍで耐圧２，２００Ｖと、従来の同一ＧａＮ膜厚で比較した場合の耐圧を５倍以上向上させました。これによりＳｉ基板上ＧａＮトランジスタの使用電圧範囲を拡大し、民生機器のモータ駆動用インバータ、各種スイッチング電源に加えて、産業用インバータや無停電電源等、ＧａＮパワートランジスタの応用分野がさらに拡がるものと期待されます。


【内容の説明】
　１．Ｓｉ基板上ＧａＮでの耐圧決定メカニズムの解明
　　Ｓｉ基板上ＧａＮでの耐圧決定メカニズムについて検討し、Ｓｉ基板の耐圧を阻害する要因が、ＧａＮとＳｉ基板界面での漏れ電流であることが判明しました。この漏れ電流の原因が、ＧａＮトランジスタのドレインに正電圧を印加した場合に、界面において生じる高濃度の電子チャネルであることを実験的に確認しました。この反転層［７］の形成により漏れ電流が発生し、Ｓｉ基板には電圧が印加されず空乏層［８］が拡がらないため、結果として、Ｓｉ基板の耐圧をトランジスタの耐圧に加えることができていませんでした。

　２．ＧａＮとＳｉ基板の両方で耐圧を保持する耐圧ブースト（ＢＶＢ）構造
　　Ｓｉ基板とＧａＮ界面での漏れ電流を抑制するために、トランジスタの周辺部のＳｉ基板表面においてイオン注入［９］を行うことでＰ型半導体層を選択的に形成しました。これにより、反転層の電子は漏れ電流として流れることなく、空乏層をＳｉ基板側に拡げることが可能となりました。この耐圧ブースト構造の導入により、Ｓｉ基板の耐圧をＧａＮトランジスタの耐圧に加えることが可能となり、ＧａＮ膜厚を増加させることなく耐圧を大幅に向上できるようになりました。さらにＧａＮの膜厚を増加させることで、耐圧３，０００Ｖ以上の実現も可能となりました。ＧａＮの絶縁破壊電界としては、１．９μｍ時に１，１６０万Ｖ／ｃｍ相当と、材料限界で決まる３００万Ｖ／ｃｍを大幅に上回る値を実現できました。


【用語の説明】

［１］窒化ガリウム（ＧａＮ）
　周期表の３族に属するガリウム（Ｇａ）と窒素（Ｎ）の化合物で、電気的にはバンドギャップ（半導体中で電子の存在し得ないエネルギー範囲）の大きい半導体です。機器の省エネルギー化を実現する次世代パワーデバイス材料として期待されています。製造コストの中で基板コストが大部分を占めるため、より安価なＳｉ基板上への形成取り組みが盛んに行われています。

［２］パワートランジスタ
　大電力を制御するためのオン状態（導通状態）と、オフ状態（遮断状態）を実現するスイッチとしての働きをするトランジスタのことで、オン状態では大電流が流れるため、低いオン抵抗が必要となります。一方、オフ状態では、高電圧が印加されるため高い耐圧が必要となります。

［３］耐圧
　オフ動作時においてソース電極・ドレイン電極間に電圧を印加した場合に、耐えうる最大電圧のことです。窒化ガリウム系材料はバンドギャップが大きいことから、シリコン（Ｓｉ）と比較して、耐圧が高いという特長があります。

［４］漏れ電流
　Ｓｉ基板上のＧａＮトランジスタでは、ＧａＮ結晶とＳｉ基板の界面を流れる漏れ電流が耐圧向上を制限する要因となっています。チップ側面を流れるこの漏れ電流により、Ｓｉ基板には電界が生じないため、耐圧はＧａＮ結晶の膜厚のみで決定されていました。

［５］耐圧ブースト（ＢＶＢ：Ｂｌｏｃｋｉｎｇ　Ｖｏｌｔａｇｅ　Ｂｏｏｓｔｉｎｇ）構造
　本開発では、Ｓｉ基板とＧａＮ界面の漏れ電流を抑制することで、Ｓｉ基板の耐圧をＧａＮトランジスタの耐圧に加えることができるようになりました。これを耐圧ブースト構造と名付けました。

［６］絶縁破壊電界
　材料に印加される電界を増加した場合、やがて高い電界に耐えられずに材料の破壊に至ります。この破壊に至る限界の電界は材料固有の値となります。

［７］反転層
　一般に、絶縁膜と半導体の界面に電圧を印加した場合に、この半導体中のキャリアと極性の異なるキャリアが、界面にシート状に形成されることを指します。本開発では、ＧａＮ結晶とＳｉ界面に電子がシート状に反転層として形成されており、これが前述の漏れ電流の原因となっていました。

［８］空乏層
　半導体に対し、半導体中のキャリアが排斥される方向に電圧が印加された場合、表面にキャリアの存在しない層が形成されてしまいます。これを空乏層と呼び、電界はこの高抵抗な空乏層に主に印加されることとなります。

［９］イオン注入
　物質のイオンを固体に注入する方法です。不純物をイオン化してビームにし、電気的に制御しながら注入するので、マスクパターン上から注入することで選択的に不純物を導入でき、さらに添加量やその分布を変えることができます。


以上