米ザイリンクス、ＡＭＢＡ４　ＡＸＩ４　ＩＰコアを採用のＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２．３を発表

ザイリンクス、ＡＭＢＡ　４　ＡＸＩ４　ＩＰコアを採用した　ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２．３を発表、ＰｌａｎＡｈｅａｄデザイン解析ツールの機能強化や消費電力の最適化機能を向上

ＡＸＩ４　インターフェイスを実現するＩＰを初めてサポート、プラグアンドプレイのＦＰＧＡデザインに対応



　ザイリンクス社（本社：米国カリフォルニア州サンノゼ、ＮＡＳＤＡＱ：ＸＬＮＸ）は１０月５日（米国時間）、ＩＳＥ（Ｒ）Ｄｅｓｉｇｎ　Ｓｕｉｔｅのリリース１２．３を発表した。

　システムオンチップ（ＳｏＣ）デザインにおける機能ブロック間インターコネクトのためのＡＭＢＡ（Ｒ）４　ＡＸＩ４（ＴＭ）仕様に準拠したＩＰコアを初めて採用したほか、ＰｌａｎＡｈｅａｄ（ＴＭ）デザイン解析ツールでは生産性を高めるさまざまな機能強化をはかり、Ｓｐａｒｔａｎ（Ｒ）−６　ＦＰＧＡを使用したデザインにおけるダイナミック消費電力の削減を支援するクロックゲーティング技術にも対応した。

　ザイリンクスのワールドワイド　マーケティング担当シニア　バイス　プレジデントであるヴィン　ラトフォード（Ｖｉｎ　Ｒａｔｆｏｒｄ）は、「ザイリンクスは、インターコネクト戦略の一環として　ＡＭＢＡ　４仕様準拠に標準化を行い、プラグアンドプレイＦＰＧＡ設計を初めて可能にしました。ＡＭＢＡ　ＡＸＩ３および　ＡＸＩ４へのインターフェイスＩＰの設計に多大な投資をしてきたＳｏＣ設計者にとって、ザイリンクスのプログラマブル　プラットフォームは、他社ＦＰＧＡやＡＳＩＣソリューションより非常に賢明な選択肢です。ＡＸＩ４インターコネクトは、その本来持つ柔軟性によって、性能や使用面積に合わせた設計がしやすく、異なったドメインやプロバイダのＩＰを統合することも容易です。また、ＡＳＩＣの設計者は、過去に設計したデザインやＩＰをザイリンクスのＦＰＧＡに移行させることもできます」と語っている。

　ザイリンクスがＡＭＢＡ　４　ＡＸＩ４仕様を採用したことで、ユーザーはＩＰブロック間のインターコネクトを一貫した方法で行うことが可能になり、また、ＩＰの利用および再利用によって設計リソースの効率性を高め、また複数のＩＰプロバイダ間の統合も容易になる。これらはいずれもプラグアンドプレイＦＰＧＡ設計の実現には重要である。コアの使用やコアを作成するツール類においては、ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２．３はＣＯＲＥ　Ｇｅｎｅｒａｔｏｒ（ＴＭ）ツールの機能強化を行っており、高度にパラメータ化されたＩＰへアクセスすることで設計期間を短縮できる。また、ザイリンクスＰｌａｔｆｏｒｍ　ＳｔｕｄｉｏおよびＳｙｓｔｅｍ　Ｇｅｎｅｒａｔｏｒの両ツールを使うことにより、システムアーキテクチャやバス、ペリフェラルを短時間で構成することができる。

　ＡＲＭ社のプロセッサ部門マーケティング　ディレクタであるマイケル　ダイムロー（Ｍｉｃｈａｅｌ　Ｄｉｍｅｌｏｗ）氏は、「最新のデザインはより複雑で大きくなってきていますが、これはすなわち、機能ブロック間のコミュニケーションとインターコネクトがシステム性能にクリティカルであることを意味します。ＡＭＢＡ標準がもつ性質により、ＳｏＣおよびＦＰＧＡ　に実装できるＩＰの幅が大きく広がる点で大きなメリットを提供し、さらに　Ｔｉｍｅ−ｔｏ−Ｍａｒｋｅｔ　の短縮に貢献します」と語っている。

　Ｍｅｒｃｕｒｙ　Ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍｓ　社のシリコン　ＩＰ　エンジニアリング担当ディレクタ、チャーリー　フレーザー　（Ｃｈａｒｌｉｅ　Ｆｒａｚｅｒ）　氏は、「Ｍｅｒｃｕｒｙ　Ｃｏｍｐｕｔｅｒ　では各種標準への準拠性と業界への影響力とを高めるため、当社の各種インターフェイスを　ＡＸＩ４　に準拠させています。広範なエコシステム対応や　Ｔｉｍｅ−ｔｏ−Ｍａｒｋｅｔ　の短縮、ザイリンクス製品との相性の良さがその理由です」と語っている。

　ザイリンクスが　ＡＭＢＡ　プロトコルを採用したことにより、設計者は既に確立されている　ＡＳＩＣ　検証手法や既存の　ＡＭＢＡ　プロトコル　ベースの　ＩＰ　を利用することも可能になり、ＳｏＣ　プラットフォームとしての　ＦＰＧＡ　への移行がより容易になる。

　Ｃａｄｅｎｃｅ　社のＳｙｓｔｅｍ　＆　ＳｏＣ　Ｒｅａｌｉｚａｔｉｏｎ　向けプロダクト　マネージメント　グループの担当ディレクタであるミカル　シウィンスキ　（Ｍｉｃｈａｌ　Ｓｉｗｉｎｓｋｉ）　氏は、「当社では長年にわたって業界をリードする　ＳｏＣ　Ｒｅａｌｉｚａｔｉｏｎ　のための　ＡＭＢＡ　検証ソリューションを提供しており、ザイリンクスとの協業により　ＡＸＩ４　に対応しています。これは、Ｃａｄｅｎｓｅ　の先端ベリフィケーション　ＩＰ　やエンタープライズ　ベリフィケーション技術を活用して、プロトタイプでも量産向けでもデザインに　ＦＰＧＡ　を使用して　ＳｏＣ　設計を行うエンジニアにとっては大変嬉しいニュースとなるでしょう。ザイリンクスとの協業により、設計者はどんなツールを使ってもデザインのモデリングや検証を容易に実現できるバス機能モデルを手にすることができるのです」と語っている。

■ＰｌａｎＡｈｅａｄ　デザイン解析ツールの拡張
　ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　に含まれる　ＰｌａｎＡｈｅａｄ　デザイン解析ツールは、このリリースよりシームレスな「プッシュ　ボタン」フローと、高度な視覚化／分析フローを実現している。また、ＰｌａｎＡｈｅａｄ　ツールの操作画面には、プロジェクト管理、合成、ＣＯＲＥ　ジェネレータ　インテグレーション、フロア　プランニング、プレイス　アンド　ルート、ＣｈｉｐＳｃｏｐｅ　Ｐｒｏ　ツール　インテグレーション、ビットストリーム生成などの機能を統合している。このように、ひとつのデザイン　操作画面から　ＡＸＩ４　プロトコル　ＩＰ　コアをはじめとするザイリンクスのすべての　ＩＰ　に直接アクセスしたり検索したりすることが可能になる。

■Ｓｐａｒｔａｎ−６　ＦＰＧＡ　用のインテリジェントなクロック　ゲーティング技術
　２０１０　年　５　月発表の　ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２　の最初のリリースでは、ＦＰＧＡ　業界として初めてのクロック　ゲーティング　テクノロジを採用した。これは、完全に自動化された分析機能とファイン　グレイン　（ロジック　スライス単位の）　最適化機能を備えている。これらの機能は、デジタル　デザインにおけるダイナミック消費電力の散逸の主な要因となるトランジション数を削減することを主な目的に開発されたものである。この技術は、各　ＦＰＧＡ　ロジック　スライス中のシーケンシャル　エレメント　（トランジション）　のうち、ダウン　ストリームのロジックやインターコネクトに影響しない部分を独自のアルゴリズムによって検出することで、ダイナミック消費電力を最大で　３０％　削減できる。このように、ロジック　スライスのレベルで不必要な活動を自動的にシャットダウンし、クロック　ネットワーク全体を閉じることなく消費電力を低減するクロック　イネーブル　ロジックを生成する。リリース　１２．３　では、クロック　ゲーティング技術が低コスト　Ｓｐａｒｔａｎ−６　ＦＰＧＡ　と高性能　Ｖｉｒｔｅｘ（Ｒ）−６　ＦＰＧＡ　の両ファミリに対応している。

■ＡＭＢＡ　４　ＡＸＩ４　プロトコル
　ＡＸＩ４　プロトコルは　ＡＭＢＡ　インターフェイス仕様で定義づけされているが、この仕様は　ＡＲＭ　が　１５　年以上も前に導入したもので、オンチップ　コミュニケーションのデファクト　スタンダードである。２０１０　年　３　月に導入された　ＡＭＢＡ　４　は、ザイリンクスなど業界を代表する　ＯＥＭ　や　ＥＤＡ、半導体ベンダ企業　３５　社の意見を取り入れ、業界のために業界の手によって作られた仕様である。ＡＭＢＡ　４　仕様には、ＡＸＩ４　や　ＡＸＩ４−Ｌｉｔｅ、ＡＸＩ４−Ｓｔｒｅａｍ　を含む　ＡＸＩ　インターコネクト　プロトコル　ファミリの定義が含まれている。ＡＸＩ４　プロトコルは、システム　オンチップの性能問題に対処するために開発された　Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ　（Ｐ２Ｐ）　インターフェイスを定義している。これは、パイプライニングやマルチプル　クロック　ドメイン、データのアップサイジング／ダウンサイジングに対応している。ＡＸＩ４　定義にはまた、アドレス　パイプライニングやアウトオブ　オーダー完了、マルチスレッド　トランザクションといった機能も含まれている。これら多彩な機能があいまって、他のバス　アーキテクチャよりもはるかに高い性能を発揮する。その効果の一例として、ザイリンクスのエンベデッド　ターゲット　リファレンス　デザインを　ＡＸＩ４　に変換したところ、変換する前のターゲット　リファレンス　デザインに比べて　２　倍の通信速度が実現した。ザイリンクスのコネクティビティおよび　ＤＳＰ　ターゲット　リファレンス　デザインでも同様に、ＡＸＩ４　に変換するとわずかな使用リソースで最大限のデータ　スループットを実現した。

■価格設定と供給体制
　ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２．３　はすべての　ＩＳＥ　のエディションに統合されており、価格は　Ｌｏｇｉｃ　Ｅｄｉｔｉｏｎ　の　２，９９５　米ドルより提供している。全機能の利用が可能な　３０　日評価バージョンがザイリンクスの　Ｗｅｂ　サイトにて無償でダウンロードできる。ＩＳＥ　Ｄｅｓｉｇｎ　Ｓｕｉｔｅ　１２　で導入された消費電力およびコストを削減するさまざまなデザイン　メソドロジや、生産性の向上を実現する各種イノベーションに関する詳細は、　http://japan.xilinx.com/tools/designtools.htm　を参照されたい。

　ＡＸＩ４、ＡＸＩ４−Ｌｉｔｅ、ＡＸＩ４−Ｓｔｒｅａｍ　を含む　ＡＭＢＡ　４　フェーズ　ワンの仕様は、http://www.amba.com　でダウンロードできる。

■ザイリンクスについて
　ザイリンクス　（ＮＡＳＤＡＱ：ＸＬＮＸ）　は、プログラマブル　プラットフォームのリーディング　プロバイダである。詳しい情報は　Ｗｅｂ　サイト　　http://japan.xilinx.com/　で公開している。

　※ザイリンクスの名称およびロゴ、Ｖｉｒｔｅｘ、Ｓｐａｒｔａｎ、ＩＳＥ、そのほか本プレスリリースに記載のブランド名は米国およびそのほか各国のザイリンクス社の登録商標または商標です。ＡＭＢＡ、ＡＸＩ４、ＡＸＩ４−Ｌｉｔｅ、ＡＸＩ４−Ｓｔｒｅａｍ　は　ＡＲＭ　社の商標です。その他すべての登録商標は、それぞれの所有者に帰属します。