ルネサスエレクトロニクス、超高速バッファを実現するグラフィックエンジン向け２ポートＳＲＡＭを開発

システムＬＳＩのグラフィックエンジン向けに超高速動作を実現した２ポートＳＲＡＭを開発
〜２８ｎｍ微細化プロセスを使用して、３６０ピコ秒の高速動作を確認〜



　ルネサス　エレクトロニクス株式会社（代表取締役社長：赤尾　泰、以下ルネサス）はこのたび、２８ナノメートル（ｎｍ）世代以降のシステムＬＳＩ向けに新しいＳＲＡＭ回路技術を開発いたしました。このＳＲＡＭ回路技術は、グラフィックエンジン向けに使用される２ポートＳＲＡＭの動作速度を飛躍的に向上させるアーキテクチャーで、高速化と安定動作の両立が可能となります。
　本アーキテクチャーを採用した超高速動作の２ポートＳＲＡＭを、２８ｎｍ微細化プロセスにより試作し、業界最高レベルとなる３６０ピコ秒（ｐｓ：ピコは一兆分の１）の動作速度を確認いたしました。

　近年、スマートフォンやタブレット端末に代表されるモバイル情報端末の市場は大きな成長を遂げています。その中で、中枢部品の一つである３Ｄグラフィックエンジンに求められる性能向上は著しく、プロセスの微細化や高速化のみでは対応できなくなっており、新たな技術的革新が求められています。このため今回、グラフィックエンジン内部の複雑な処理を行うステップ間を遅滞なく繋ぐことができる超高速バッファを実現する、ＳＲＡＭ回路技術を開発しました。


　このたび開発した技術の特長は以下の通りです。

１．安定動作を妨げるポート間干渉の回避技術を開発
　超高速バッファとして利用される２ポートＳＲＡＭには、入力ポートと出力ポートの二つのポートがありますが、主として制御クロック信号は１系統しかありません。この点に着目して、今回開発したＳＲＡＭでは、読み出し動作と書き込み動作のタイミングを前後にずらす事により、メモリセルで生じる読み出しと書き込みの干渉作用をなくしました。

２．超高速動作を実現する回路技術を開発
　読み出しと書き込みの干渉作用をなくしたことにより、メモリセルは安定動作が可能となりますが、今回の２ポートＳＲＡＭでは読み出し動作を先行して行い、安定動作によってもたらされた余裕のあるセル電流特性を用いてデータ線（ビット線）の振幅を非常に短時間に増幅します。それと同時に書き込み動作を開始することで、書き込み開始にタイムラグを設けたデメリットを最小限に抑え、ポート間干渉を受ける通常の書き込み時間よりも短期間に、書き込みを完了させることを実現しました。

　今回当社は、これらの技術を適用した、２８ｎｍ世代プロセスによる１２８ワード×６４ビットの２ポートＳＲＡＭを試作し、動作速度（出力アクセス速度）が業界最高レベルの３６０ピコ秒（ｐｓ）となることを確認しました。

　本ＳＲＡＭ回路技術は、今後プロセスの微細化が進むにつれて困難になると予想される速度と安定動作の両立を実現しており、より一層の高速化が要求される３Ｄグラフィックエンジンの性能向上に大きく貢献できると期待しています。

　ルネサスは、今回開発したＳＲＡＭ回路技術を２８ｎｍプロセスの最先端システムＬＳＩに採用して行く予定です。

　なお、当社は今回の成果を、２０１２年２月１９日から米国サンフランシスコで開催される「国際固体素子回路会議（ＩＳＳＣＣ　２０１２（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃｅ　２０１２）」にて、現地時間の２月２１日に発表しました。


以上

＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。