富士電機、大幅な電力損失低減を実現した情報通信機器など向けＭＯＳＦＥＴを発売

『Ｓｕｐｅｒ　Ｊ−ＭＯＳシリーズ』の発売について

　富士電機株式会社（東京都品川区、代表取締役社長：北澤通宏）は、業界最高レベルの低損失を実現したＭＯＳＦＥＴ『Ｓｕｐｅｒ　Ｊ−ＭＯＳシリーズ』を発売しますのでお知らせ致します。


１．発売のねらい

　地球環境への関心が高まる中、グリーン化が進むＩＴ分野や新エネルギー分野などでは電力変換の効率化を実現するパワー半導体に注目が集まっています。

　その中でも、ＭＯＳＦＥＴ（※１）は、電力変換に使用される主力デバイスとして、これまで以上の損失改善が求められています。

　このたび、当社が発売する『Ｓｕｐｅｒ　Ｊ−ＭＯＳシリーズ』は、新たに開発した低オン抵抗特性を持つＳＪ構造（※２）を採用し、大幅な損失低減を可能としました。
　これにより、機器の電力変換効率を向上させ、消費電力を減らすことで、低炭素社会の実現に貢献します。


２．製品の特長
　・オン抵抗７０％（※３）減を実現し、業界最高レベルの低損失を達成
　・最新のスイッチング損失低減技術と組み合わせ、素子のトータル損失１４％低減（※４）


３．概略仕様（代表機種）

　＊添付の関連資料を参照


４．主な用途
　・サーバー、無停電電源装置、放送機器などの情報通信機器
　・太陽光パワーコンディショナーなど新エネルギー分野向け電力変換装置など


※１：ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ−Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ

※２：ＳＪ構造：Ｓｕｐｅｒｊｕｎｃｔｉｏｎ構造
　ＭＯＳＦＥＴのドリフト層をｐ型領域とｎ型領域とが交互に並んだ構造に置き換えたもので、ｎ型領域の不純物濃度を高くすることができ、抵抗値を劇的に低減できるのが特長です。
　従来のプレーナー構造のＭＯＳＦＥＴでは、高抵抗のｎ型層に電気的に絶縁された領域（空乏層）を伸ばすことによって耐圧を確保していたため、オン抵抗を一定値以下には出来ませんでした。
　ＳＪ構造は、ｎ型領域にｐ型領域を形成することで、縦方向だけでなく横方向にも空乏層を伸ばすことが出来るため、ｎ型層の抵抗を下げても耐圧が確保されます。これにより、従来のプレーナー構造の理論限界を超えた低オン抵抗を実現しています。

※３、４：当社従来製品との比較です


＊ＳＪ構造参考図、Ｓｕｐｅｒ　Ｊ−ＭＯＳ製品写真は添付の関連資料を参照